半導体の製造プロセス

半導体やFDP製造の要となる前工程(ウェーハ処理プロセス、TFTアレイプロセス)は、ともにほぼ同様のステップを踏みます。

STEP1 酸化膜・窒化膜形成

熱処理装置にウェーハを入れ酸素ガスを流し高温でシリコン酸化膜を成長させる。
続いて、シランとアンモニアを用いて、CVD法でシリコン窒化膜を堆積させる。

STEP2 パターン形成

フォトレジスト塗布

コータでウェーハを高速回転させながら、UV光を照射すると性質の変化する感光剤(フォトレジスト)をウェーハ全面に均一に塗布する。

露光

IC回路を描いたガラスマスクを装着した露光装置を使用してUV光を当て、フォトレジスト上に転写する。

現像

デベロッパで現像液をウェーハ上に均一に塗布し、描かれたパターンを作り出す。ポジ型レジストの場合、光に当たった部分のみ現像液に溶け、それ以外の部分が残る。

エッチング

プラズマを利用したエッチング装置で、IC回路が転写されたフォトレジストのパターンに従って膜を化学反応で除去する。フォトレジストで保護されている部分は残る。

レジスト剥離・洗浄

エッチング後に不要になったフォトレジストを酸素プラズマにより除去する。また洗浄装置でウェーハを薬液に浸しウェーハ上に残る不純物を除去する。

STEP3 素子分離形成

STI:Shallow Trench Isolation

絶縁膜埋め込み

CVD装置や液体の材料をスピンコータで塗布するSODコータを使って、酸化膜を堆積させ、層間絶縁膜を形成する。

STEP4 ゲート形成

熱酸化法でゲート絶縁膜を形成後表面を窒化、その上にCVD法でゲート電極を形成する。パターン形成を行いゲート電極を形成後、イオン注入法で不純物元素をシリコン基板に注入し、続いて高温熱処理法により不純物を均一に拡散させソースドレイン領域を形成する。

STEP5 コンタクト形成

CVD法で酸化膜を堆積し、CMP装置で研磨し表面を平坦にする。次にパターン形成を行いコンタクトホールを開口する。ここにCVD法で金属膜を埋め込む。余分な膜はCMP研磨で除去する。

STEP6 多層配線形成

低誘電率膜などの層間絶縁膜を形成し、パターン形成を行い配線となる部分を形成する。そこに金属膜を埋め込み、余分な膜を研磨し除去する。これを配線層分繰り返す。

STEP7 ウェーハ検査

できあがったウェーハにつくられたLSIチップ一つひとつにプローバでプローブ針を当て、つないだテスターと通信し、チップの良・不良を検査する。

製品情報

  • 半導体製造装置
    • サーマルプロセス
    • コータ/デベロッパ
    • エッチング
    • サーフェスプレパレーション
    • 枚葉成膜
    • テストシステム
    • ウェーハボンディング/デボンディング
    • SiCエピタキシャル成膜装置
    • ガスクラスターイオンビーム装置
    • 先端パッケージング
  • フラットパネルディスプレイ製造装置
    • FPDコータ/デベロッパ
    • FPDプラズマエッチング/アッシング
  • フィールドソリューション
  • 半導体の製造プロセス