Notification

2011.12.06

東京エレクトロン、3次元積層技術の実用化を加速、新製品を投入

 東京エレクトロン株式会社(東京都港区、社長:竹中博司)は、3次元積層技術の実用化の加速を目指し、TSV※1用シリコン深堀エッチング、ポリイミド※2成膜、ウェーハボンディング(仮貼り合わせ・接合)/デボンディング(剥離)の分野で5つの新製品を投入することをお知らせいたします。

 近年、スマートフォンやタブレットPCなどの普及により、半導体はさらなる小型化や高機能化、省エネ化が求められています。そのため、半導体製造においては、微細化とならんで、それらの要求を可能にする、複数の半導体を縦方向に積み重ねる半導体3次元積層技術が注目されています。東京エレクトロンは、半導体3次元積層技術の中核となるTSVに注力しており、これまでTSV用シリコン深掘エッチング装置を販売してきました。
 このたび、TSV用シリコン深堀エッチング装置では、TactrasTM UDの後継機として「TactrasTM FAVIAS」の販売を開始するとともに、新たに、蒸着重合技術を用いたポリイミド成膜装置「TELINDY PLUSTM VDP」、ウェーハボンディング/デボンディング装置「SynapseTM」シリーズ(3機種)を発売しTSVへの取り組みを強化します。
 3次元積層デバイスの実現に向けては、量産コストが一つの大きな壁と言われていましたが、東京エレクトロンはコストに対するさらなるソリューションを提供していきます。


【新装置のご紹介】

・TSV用シリコン深堀エッチング装置 TactrasTM FAVIAS
 Tactras FAVIASは、プラズマ密度を上げることによって、これまでデポジッションとエッチングを繰り返さないエッチングで課題となっていたマスク選択比を改善し、エッチングレートを従来の10um/minから15um/minとすることに成功しました。これにより3次元積層のための加工コストを約30%削減することができます。


・ポリイミド成膜装置 TELINDY PLUSTM VDP
 半導体3次元積層の要であるTSV形成の大きな課題の一つとして、低温でステップカバレッジ※3が高い絶縁膜の成膜が困難であることが挙げられていました。TELINDY PLUS VDPは、東京エレクトロンが長年研究を重ねてきた蒸着重合の技術を用いることでこの課題を解決し、従来の温度より低い200度で、ステップカバレッジ100%のポリイミドをアスペクト比※410のTSVのビア側壁の絶縁膜として成膜することに成功しました。
 また、他の課題として、膜のストレス(応力)による薄化されたウェーハの反りがあります。半導体3次元積層では、配線距離を短くするためにウェーハ自体を極めて薄くする必要がありますが、薄化されたウェーハが膜のストレスによって反る問題が発生していました。東京エレクトロンの蒸着重合技術で成膜されるポリイミドは、従来の膜に比べて膜のストレスをおよそ10分の1に抑えられるため、この問題を軽減することができます。


・ウェーハボンディング/デボンディング装置 SynapseTM シリーズ
 半導体3次元積層技術の中核となるTSVは、急速に量産技術が確立されつつあり、ウェーハ同士を仮貼り合わせ/剥離するプロセスはその必須プロセスです。また、デジタルカメラなどへの搭載で注目を集めている裏面照射型CMOSイメージセンサーでは、ウェーハ永久接合プロセスがすでに採用されています。ウェーハボンディング/デボンディング装置Synapseシリーズは、3次元積層技術を用いた半導体の量産ラインに最適化された装置です。

「SynapseTM」シリーズ
SynapseTM V 専用材料を使用してウェーハ同士を仮貼り合わせする装置
SynapseTM Z 仮貼り合わせされたウェーハを剥離する装置
SynapseTM S 専用材料なしにウェーハ同士を永久接合する装置


※1 Through Silicon Via:シリコン貫通電極
※2 イミド結合を含む高分子の総称。電子回路の絶縁材料として用いられる
※3 基板表面に成膜したときの、段差部の皮膜状態を示す指標
  ステップカバレッジ(%)=段差部の膜厚/平坦部の膜厚×100
※4 ウェーハ上に形成されたパターンの深さと幅の比