BSPDNとは？
微細化・チップレットと並ぶ最先端半導体進化の要

BSPDNとは

BSPDN (Back Side Power Delivery Network)とは、これまで素子形成するシリコン基板の表面に置いていた電源供給用ネットワークを基板の裏面に移し、信号線を表面に電源線を裏面に分別配置する技術のことである。

BSPDN導入が必要な理由

チップ上に搭載されている莫大な数の素子や、それらを組み合わせて構成する電子回路を動作させるためには、素子に信号線と電源線の両方を適切につなぐ必要がある。従来チップでは、トランジスタなどの素子の上層に、制御対象となる信号を伝える信号伝送用ネットワークと電源供給用ネットワークを混在配置させていた。家庭やオフィスにおいて、さまざまな情報機器の電源ケーブルとLANケーブルなどがゴチャゴチャに入り混じった様子がよく見られるが、半導体チップでも同様の状況だったのだ（図2）。そして、最先端チップほど、複雑かつ大規模に電源線と信号線が絡み合った状態になるという点である。

家庭などのケーブルでは両者が混在していても、見栄えと使い勝手が悪くなる程度で済むだろう。しかし、微細で、低電圧、高速動作するチップの中で隣接した信号線と電源線が複雑に絡み合うと、チップ動作や応用上の価値に重大な悪影響を及ぼす可能性が出てくる。

一般に、信号線と電源線それぞれのネットワークは個別に最適化されて設計が進められ、なおかつ両者の間で動作が干渉する可能性がある。さらに、それぞれがお互いの配線スペースを圧迫することになるため、ただでさえ引き回しが難しい複雑かつ微細なネットワークの設計がより困難になる。BSPDNは、こうした微細化と高集積化が進むと顕在化してくる問題を解消するために導入される技術である。

導入メリット

信号伝送用ネットワークと電源供給用ネットワークを基板の表と裏に分別配置するBSPDNを導入することで、以下のようなメリットが出てくる（図3）。

［図3］電源線を裏面に、信号線を表面にして両者の混在を解消

電源線と信号線が基板の同じ側に混在していた従来チップ（左）、電源線と信号線を基板の裏面と表面に分別するこれからのチップ（右）

出典：imec

BSPDNを導入すれば、電源供給の効率が向上し、電気抵抗のある配線を電流が流れる際の電圧降下である「IRドロップ」と呼ばれる現象の発生を抑制できる。これによって、トランジスタの動作効率が向上し、電力効率が改善される。信号線と電源線が混在していたこれまでは、トランジスタにつながる電源線が長くなりがちだった。このため、IRドロップなどを起こしやすかった。さらに長い電源線は、消費電力の増大や発熱の増加を招く要因にもなっていた。BSPDNでは、これまでよりも太く低抵抗のワイヤを使用できるようになり、さらに信号線とは別の配線材料も利用可能になる。こうした効果から、電源供給の効率の向上と電力損失の減少が期待できる。

また、信号線と電源線を分離することで、両者間の干渉が大幅に減少する。これによって、素子間で伝送される信号の品質が向上し、高速データ転送や高精度な信号処理が可能になる。同時に、不要な電力損失の抑制も期待できる。

さらに、信号線と電源線を分離することで配線の混雑が緩和され、チップ上に集積可能な素子の密度が向上。より多くのトランジスタや機能回路を同じ面積に集積することが可能になる。その結果、チップの小型化・高性能化も進む。

加えて、信号線と電源線を分離することで、配線の設計が簡素化される。これにより、チップの設計プロセスが効率化され、開発コストの削減につながる可能性がある。従来の典型的チップにおける表面電源供給では、電源線がチップ表面のスペース全体の約20%を占めていた。BSPDNの導入によってこのスペースが解放され、信号配線のレイアウトの自由度が高まる。

導入デメリット

多くのメリットがある一方で、BSPDNの導入には新技術によって解決しておくべきデメリットもある。

一般に、デジタルチップではトランジスタの上層に複雑なネットワークが多層構造で形成されている。これまでは、同じ層に形成する配線は、それが信号線であっても電源線であっても一括形成できた。これがBSPDNでは両者を分別し、基板の表面側と裏面側に分別配置することになる。これは、配線工程が複雑化することを意味し、製造コストの増大や歩留まりの低下を招く可能性が高まってくる。

BSPDNを導入したチップの製造工程

BSPDNを導入したチップは、以下のような手順での製造プロセスになる（図4）。

［図4］BSPDNを導入したチップの断面構造の模式図（左）と製造プロセス（右）

出典：imec

Step1：ウェーハ表面に電源レールを埋め込む

ウェーハの表面側に形成することになる素子に裏面側から電源を供給するため、まず、表面に形成する莫大な数の素子に電源を行き渡らせるための配線網を引き回しておく。この配線網は、素子よりも下層に配置する必要があるため、素子形成前にウェーハに埋め込んでおく。埋め込む配線は「埋め込み電源レール（Buried Power Rail：BPR）」と呼ばれている。このBPRの形成は、従来チップの製造プロセスにはなかった、まったく新規の工程になる。そして、表面側からBPRを形成したウェーハが出来上がったら、そこからはじめて従来プロセスと同様に素子形成や表面側に配置する信号伝送用のネットワークを形成する（ここまで、図4中の「step1」）。

Step2：ウェーハ裏面を薄くする

BPRと素子や信号伝送用配線が出来上がったら、ウェーハを裏返して研削や化学的機械研磨（CMP）、エッチングなどを組み合わせてウェーハを薄くする。ただし、単純にウェーハを薄くしてしまうと、ウェーハ全体が歪んでしまい、その後の工程が実施できなくなる。そこで、薄くする前に表面側に支持用の別ウェーハを貼り合わせておき、歪まないようにしておく（ここまで、図4中の「step2」）。

Step3：ウェーハ表裏を貫通させ充填する

薄くする工程が終わったら、ウェーハの表面側に形成したBPRと裏面側に形成するBSPDNをつなぐ貫通穴「ナノTSV（Through Silicon Via）」を空け、導電性の金属材料を充填しておく。その後にBSPDNを形成する（ここまで、図4中の「step3」）。

これからの課題

ウェーハを薄くする工程やTSVを形成する工程は、近年の3D積層メモリーなどでも導入されている工程である。ただし、一般的なロジックチップでは、パッケージに実装する前により簡易的に裏面側を削る程度しか行われていなかった。また、その後行う多層化されたBSPDNを形成する工程は、丸々、新規の工程となる。これらの工程を、いかに効率的かつ高歩留まりで実施できるようにするかが各半導体メーカーの腕の見せ所になる。

また、先述したように、設計面では工程が単純化される、レイアウトの自由度が高まるなどのメリットがある一方で、設計時に新たに考慮すべきことが増える面もある。まず、ナノTSVの配置や、表面側のトランジスタと裏面側の電源線の接続を考慮した3D的な設計アプローチが必要になる。大規模回路で表裏の配線で整合性を持たせるためには、BSPDNに対応した新しいEDAツールの開発が求められることになる。さらに、熱設計にも新たな考慮事項が出てくる。一般に、BSPDNを導入することで素子密度が高まると、単位面積当たりの発熱量が増加する。

BSPDNの量産導入に向けた主要半導体メーカーの動向

ロジック半導体チップ製造のトップメーカー3社は、いずれもBSPDNの導入を計画している。BSPDNは、劇的な導入メリットが数多くある一方で、コスト増など何らかの対策が求められるデメリットも多い。こうした複雑な事情を背景にして、各社のBSPDN導入には戦略性が求められており、導入時期や対象となる微細化の世代が微妙に異なっている。

Intel（アメリカ）は、2025年前半に量産開始予定とされる1.8nmノード「Intel 18A」に「PowerVia」と呼ぶBSPDNを導入する（図5）。同技術を導入したテストチップで確認した結果、動作周波数が6％向上したという報告を公表している。同社は、BSPDN技術の導入では競合他社をリードしている状況にある。以前は、2024年中に量産開始を予定していた2nmノード「Intel 20A」に投入する予定としていたが、Intel 20A自体が投入中止になったため、順調に立ち上がりつつあるとされるIntel 18A投入に初めて導入されることになった。量産されたチップの市場での競争力がどの程度高まるかに注目が集まっている。

Samsung Electronics（韓国）は、2027年に量産適用開始を予定している2nmノード「SF2Z」にBSPDNを導入する計画である。同社は、これに先駆けて第1世代2nmノード「SF2」を2025年に導入。その後、改良版の「SF2P」とAIチップなど向けの「SF2X」を2026年に、自動車用チップ向けの「SF2A」を2027年に導入予定である。ただし、これらにはBSPDNは導入されない。SF2Zは、微細化面は据え置いて投入され、電力効率がさらに15％、性能は8％、集積度は17％向上するとしている。

TSMC（台湾）は、2026年後半に量産適用開始を予定している1.6nmノード「A16」から「Super Power Rail」と呼ぶBSPDNを導入する計画である。同技術によって、前世代2nmノード「N2P」プロセスよりも、同一電圧で最大10％の動作周波数向上、7～10％のトランジスタ密度の向上、同一の周波数・回路で15～20％の低消費電力化が実現するとしている。

日本では、ラピダスが2nmノードでの生産受託サービスを2027年に提供する計画である。現時点で、同社はBSPDNを導入するか否かに関して明言していない。ただし、同社と技術開発で協力関係があるベルギーの研究機関imecは、世界の半導体メーカー各社に対するBSPDNの導入支援に積極的である。また、BSPDNは、将来的には最先端半導体チップの量産における標準的なプロセス技術になることはほぼ確実である。同社も導入に踏み切る可能性は極めて高いと見られている。

Writer

伊藤 元昭（いとう もとあき）

株式会社エンライト 代表

富士通の技術者として3年間の半導体開発、日経マイクロデバイスや日経エレクトロニクス、日経BP半導体リサーチなどの記者・デスク・編集長として12年間のジャーナリスト活動、日経BP社と三菱商事の合弁シンクタンクであるテクノアソシエーツのコンサルタントとして6年間のメーカー事業支援活動、日経BP社 技術情報グループの広告部門の広告プロデューサとして4年間のマーケティング支援活動を経験。

2014年に独立して株式会社エンライトを設立した。同社では、技術の価値を、狙った相手に、的確に伝えるための方法を考え、実践する技術マーケティングに特化した支援サービスを、技術系企業を中心に提供している。

URL: http://www.enlight-inc.co.jp/