JavaScriptが無効になっています。
このWebサイトの全ての機能を利用するためにはJavaScriptを有効にする必要があります。

Science Report
サイエンス リポート

最先端半導体チップの製造に不可欠な
「Advanced Process Control(APC)」の全貌

文/伊藤 元昭
2026.06.03
最先端半導体チップの製造に不可欠な「Advanced Process Control(APC)」の全貌

最先端の半導体チップは、回路パターンがナノレベルにまで微細化。素子構造の立体化・複雑化も加速する一方だ。これに伴って、想定どおりの品質のチップを採算の取れる歩留まりで製造することが困難になってきている。チップの品質に及ぼす製造環境のブレ・ズレ・ムラの影響が大きくなっているからだ。製造条件を設定する際には、製造環境が変動することを大前提として考え、その対処法を考える必要が出てきている。こうした状況に対応すべく、製造装置内での処理対象ウェーハの状態や装置内環境の状況をリアルタイムで把握し、臨機応変に製造条件を微調整する高度な製造条件の制御技術の投入が不可欠になっている。

製造条件のブレ・ズレ・ムラに敏感になった最先端半導体チップを安定製造するため、自律的に条件を制御する技術の導入が不可欠になった
[図1]製造条件のブレ・ズレ・ムラに敏感になった最先端半導体チップを安定製造するため、自律的に条件を制御する技術の導入が不可欠になった
作成:伊藤元昭(Googleの生成AI「NotebookLM」を利用)
写真:Adobe Stock

最先端半導体チップの安定製造が可能な製造ラインを実現するため、半導体メーカー各社は、「Advanced Process Control(APC)」と呼ばれる製造条件の自律制御技術を導入するようになった(図1)。既に、台湾のTSMC、韓国のSamsung Electronics、SK hynix、米国のIntel、Micron Technology、日本のキオクシアなど、最先端のロジックチップやメモリーチップを製造するメーカーは例外なく導入。もはや最先端チップ製造の必須技術となっている。

現場・現物の状況に応じて製造条件を自律制御、APCとは

APCとは、これまで属人的な知見・スキルに依存していた製造条件の管理・制御業務を、AIモデルやアルゴリズムなどのソフトウェアベースのシステムに委ね、自律的に管理・制御する技術のことである(図2)。装置の個体差やコンディション、材料のバラつき、環境変動などによって発生する品質変動を抑え込み、出来上がりの特性を目標値に収束させるために利用される。

現場・現物から収集したデータを基に製造条件を動的に最適制御するAPC
[図2]現場・現物から収集したデータを基に製造条件を動的に最適制御するAPC
作成:伊藤元昭(Googleの生成AI「NotebookLM」を利用)

これまでの製造条件の管理・制御では、仕掛品のウェーハを抜き取り検査することで察知したライン上や装置内での何らかの問題を、経験豊富なエンジニアの属人的な知見やスキルによって設定・調整していた(図3)。ところが、最先端チップの製造ラインでは、こうした手法が通用しなくなった。製造条件の設定・調整を行う際に考慮すべきパラメーターが、人間の能力では扱えないレベルにまで多様化・増加しているからだ。最先端の半導体チップの製造では、ナノメートル単位の精度、数百〜数千の工程、温度・圧力・化学反応などの複雑な条件が絡みあって、出来上がるチップの性能・信頼性、歩留まりが決まる。しかも、パラメーター間の相互依存関係も複雑化している。さらに、人間では制御しきれないほどわずかな製造条件のブレ・ズレ・ムラで、チップの品質が大きく変わってしまうようにもなった。

APCならば、人間の知覚能力・判断能力を超えた莫大なデータに基づくきめ細かな管理・制御が可能
[図3]APCならば、人間の知覚能力・判断能力を超えた莫大なデータに基づくきめ細かな管理・制御が可能
作成:伊藤元昭(Googleの生成AI「NotebookLM」を利用)

そこで、複雑で繊細な管理・制御をリアルタイムで実行するために導入された技術がAPCである。APCでは、ライン上にある既に処理を終えたウェーハおよびその上に形成する素子・回路パターンの状態、さらには製造装置の状態を、多様かつ大量のセンサーで収集したデータで把握。AIモデルやアルゴリズムを利用して、データの中に潜む傾向を分析し、製造条件を動的かつ自律的に設定・調整する。

最先端半導体チップの品質は、製造条件のブレ・ズレ・ムラに敏感

半導体チップの製造では、製造条件の設定次第で、①品質(動作速度・消費電力・発熱・寿命など)、②歩留まり、③製造効率(調整のための停止時間、再加工、検査コスト)が大きく変動する。いずれも、チップ価値とビジネス競争力に直結するものだ。これらは、製造条件や仕掛品の状態に、理想値からのブレ・ズレ・ムラが生じることで変動が発生する。どのようなパラメーターのブレ・ズレ・ムラが、チップの品質などに影響を及ぼすのか、少し詳細に説明したい(図4)。

半導体の製造プロセスの中で発生する品質・歩留まり低下につながるブレ・ズレ・ムラの例
[図4]半導体の製造プロセスの中で発生する品質・歩留まり低下につながるブレ・ズレ・ムラの例
作成:伊藤元昭(Googleの生成AI「NotebookLM」を利用)

まずは寸法のブレ(CD:Critical Dimension)。微細な配線やトランジスタの幅が設計値から許容値を超えてブレてしまうと、チップ性能のバラつきや消費電力の悪化、ひいては不良品の発生などを招く。3nmや2nmといった最先端世代では、わずかなズレであっても不良につながるようになった。28nm世代では許容誤差は±3nmだったが、3nm世代では±0.3nmのブレしか許されなくなってきている。原子数個レベルという極めて微小な値だ。これは、極端紫外線(EUV)リソグラフィをはじめとして、個々の工程の高度化・複雑化が進み、マスク誤差、光源の揺らぎがチップ品質に大きな影響を及ぼすようになったからだ。露光工程では、リアルタイムでの揺らぎの補正が必須になっている。

位置ズレ(オーバーレイ誤差)の影響も大きい。チップ上の微細なトランジスタや配線は、回路パターンを何層も重ねて形成している。こうした製造プロセスでは、それぞれの層に形成したパターンの相対位置がズレてしまうと、回路がつながらない、抵抗が増加する、ショートするといった不具合が発生し、即不良となってしまう。

また、プロセス条件のムラも近年影響が大きくなっている要因だ。製造ライン上で利用する製造装置の内部では、温度やガス濃度のムラが多かれ少なかれ必ず発生しており、その結果、成膜した膜の厚さやエッチング速度のムラなど、製造条件の空間的・時間的バラつきが生じる。これが原因となって、ロット間、同一ウェーハ上のチップ間で個体差としての性能や長期信頼性、歩留まりの違いが出てくる。さらに近年にはHigh-k材料や金属ゲートなど化学的反応が複雑で再現性が低い新材料が導入されるようになり、よりきめ細かな制御の必要性が高まっている。

1つの工程で許容度を超えたブレ・ズレ・ムラが発生すると後の工程に悪影響が伝搬する
[図5]1つの工程で許容度を超えたブレ・ズレ・ムラが発生すると後の工程に悪影響が伝搬する
作成:伊藤元昭(Googleの生成AI「NotebookLM」を利用)

半導体の製造プロセスは数百工程の積み重ねで構成されている。例えば、膜厚が少し厚くなると、パターン形成時にエッチングすべき量が増え、さらにはパターンの寸法がズレたり、露光位置がズレたりと連鎖的に悪影響が広がってしまう(図5)。このため、素子構造が複雑化し、工程数が増えると、個々の工程のブレ・ズレ・ムラによる影響は雪だるま式に連鎖・増大する。特に、FinFETやGAA(Gate All Around)といった3D構造の素子では、高さ・幅・側壁形状と位置関係のすべてが特性に影響する要因となり、3次元空間で発生するあらゆる方向の誤差を許容範囲内に抑える必要がある。より高性能なチップを高歩留まりで、効率よく製造するためには、既に終えた工程の処理結果を実測し、そのデータを次工程の処理条件の補正に利用することで、工程ごとのブレ・ズレ・ムラを寸断して、増幅を防ぐ工夫が必要になってくる。

AI導入による自律制御が必須に

最先端チップを安定製造するために不可欠な製造条件のブレ・ズレ・ムラを制御するために導入されたAPCは、以下の3つの制御技術を要素として構成されている(図6)。

APCの構成要素となる3つの制御技術
[図6]APCの構成要素となる3つの制御技術
作成:伊藤元昭(Googleの生成AI「NotebookLM」を利用)

1番目は、それぞれの工程の処理前に行うフィードフォワード制御。処理する工程に処理対象ウェーハを投入する前に、既知のバラつきを事前に補正しておく制御技術である。たとえば、前の工程で測定した膜厚、パターン寸法、ウェーハの反り、材料ロットの特性、装置状態などの情報を利用して、次工程のレシピ条件を処理前に調整する。具体例を挙げると、CMP(化学的機械研磨)を施す前の膜厚が通常より厚いと分かっていれば研磨時間をあらかじめ長く設定し、エッチング前にレジスト厚が厚いことが分かっていればガス条件や時間を補正する。工程間の連携制御が重要であり、上流工程の計測値や装置状態情報を下流工程へ渡して制御時の条件設定に活用する。

2番目は、処理中に行うリアルタイム制御。処理中に、その場で異常やズレを検出し、即時に条件を修正することを目的とした制御技術である。ウェーハを処理している最中に、温度、圧力、プラズマ発光、ガス流量、反射率、膜厚成長速度などをセンサーで監視し、その場で制御量を変える。たとえば、成膜中に膜厚成長速度が遅くなったら原料となるガスの流量や処理時のエネルギー投入量を上げる、エッチング中に終点検出して所定量の膜が削れたことを確認したら処理を止める、温度が目標からずれたらヒーター出力を即時補正するといった調整を施す。リアルタイム制御を実現するため、より高速なセンサー、インライン計測、モデル予測制御、AIによる異常予測などを組み合わせて利用することが多く、最先端プロセスにおいて、その重要性が急速に高まっている。

3番目は、処理後に行うRun-to-Run制御(R2R)。前回の処理結果を見て、次回以降のレシピ条件を補正することを狙った制御技術である。たとえば、ある成膜工程で膜厚が目標より少し厚かった場合には、次に処理するロットやウェーハでは成膜時間やガス流量を少し下げ、逆に薄かった場合は条件を強めるといった調整をする。これによって、装置の経時変化や消耗、チャンバーの汚れ、材料特性のロット差などに起因するゆっくりした変動を補償する。R2R制御は、基本的に、処理完了後の計測値を使うフィードバック制御である。処理後のウェーハを測定した後に次回レシピを更新するため、ウェーハ単位(Wafer-to-Wafer)やロット単位(Lot-to-Lot)で適用する。フィードフォワード制御は事前に分かっている変動を先回りして打ち消す制御であるのに対し、R2R制御は結果を見て次回補正する制御である。また、リアルタイム制御は処理中の製造条件そのものを制御するが、R2R制御は個別に製造条件が異なるバッチ間・ウェーハ間の補正である。

AIやデジタルツインの活用でさらに高度化する最前線のAPC

半導体チップのさらなる微細化と素子構造の複雑化に伴って、APC には一層の進化が求められるようになった。そして、より先進的な人工知能(AI)モデルやデジタルツインといった、高度な情報処理技術が活用されるようになった。従来の「ルールベース」や「統計ベース」のアルゴリズムに基づく制御では追いきれない複雑かつ察知しにくい変動を扱い、より早く・正確・自律的に最適化する必要が出てきたからだ。

最先端の半導体工場では、センサーで1つの装置につき数百〜数千パラメーターのデータを収集している。そして、工場全体では、毎日テラバイト級のデータを収集してAPCなどに活用するようになった。しかも、管理・制御する対象となる製造工程の各パラメーター同士が複雑に相互に関連し合っているため、人間が経験則だけで最適条件を見つけることはほぼ不可能な状態だ。AIやデジタルツインを活用すれば、これらの膨大なデータの中から、人間には見えない相関や将来起こる変動を予測し、より難易度の高い制御対象のAPCを実践できるようになる。

AIを導入する主な狙いは、従来の統計的工程管理(SPC)やR2Rでは見つけにくい非線形な変動要因や複数因子が絡み合う相互作用を学習し、異常予兆や最適条件を高精度に推定することである。大量のセンサーデータから通常とは異なる兆候を検知する、人間では見逃すような微小な装置ドリフトや故障前兆を見つける、レシピの最適化、多変数の最適化の短時間実行、欠陥分類と原因推定、仮想計測(Virtual Metrology)などに利用されている。このうち仮想計測は、AI活用の中でも特に重要な用途である(図7)。実測は時間もコストもかかるため、全ウェーハを対象にして毎回測定することができない。そこでAIモデルを活用して、センサーデータから品質値を推定し、その推定値をR2Rやリアルタイム制御に利用する。

AIを使って状況データから実測することなく実物の状態を推定
[図7]AIを使って状況データから実測することなく実物の状態を推定
作成:伊藤元昭(Googleの生成AI「NotebookLM」を利用)

一方、デジタルツインを活用する狙いは、実際の装置や工程を仮想空間上に再現し、調整後の条件(レシピ)を現場で試す前に仮想環境で試すことにある(図8)。半導体製造では、実機で条件変更を試すと歩留まり低下や装置停止のリスクがある。そのため、装置・プロセス・搬送系・工場全体をコンピュータ上に再現したデジタルツインを使い、安全に条件検討や制御ロジックの検証を行うことができればメリットが大きい。デジタルツインの用途として、新しいレシピの事前検証、不良リスクの高い条件の事前除外、新しい制御アルゴリズムやAI制御の事前検証、過補正や不安定制御の防止、工場の全体最適化などがある。近年は、物理法則ベースのシミュレーションとAIモデルを組み合わせたハイブリッド型デジタルツインを導入する例も増えてきている。たとえば、プラズマ反応や熱分布のような物理モデルに、実機データから学習したAI補正を重ねることで、従来よりも高精度な予測が可能になる。

デジタルツインを利用して、新しいレシピ・制御アルゴリズムを安全に事前検証
[図8]デジタルツインを利用して、新しいレシピ・制御アルゴリズムを安全に事前検証
作成:伊藤元昭(Googleの生成AI「NotebookLM」を利用)

APC技術の開発は誰がリードするのか

APCは、半導体メーカーが単独で、開発・導入・活用することができない。半導体製造のエコシステムに属する複数プレーヤーが役割分担しながら共同で作り込む「エコシステム型技術」であると言える(図9)。半導体メーカー、製造装置メーカー、材料メーカーが連携しながら開発・導入・活用することになる。こうした傾向は、最先端になるほど強くなる。各プレーヤーそれぞれの役割分担は以下のようなものだ。

半導体メーカー、製造装置メーカー、材料メーカーが協力して、APCを開発・導入・活用
[図9]半導体メーカー、製造装置メーカー、材料メーカーが協力して、APCを開発・導入・活用
作成:伊藤元昭(Googleの生成AI「NotebookLM」を利用)

まず、半導体メーカー(ファウンドリーやIDM)は、自社プロセスに最適なAPCロジックを設計し、歩留まり改善のためのアルゴリズムなどを開発する。さらに、AIモデルの学習(大量の製造データを保有)なども担う。特に、R2R制御や異常検知モデル、データ統合などを半導体メーカーが担っている例が多い。

一方、製造装置メーカーは、製造装置内部のリアルタイム制御、センサー・計測技術、装置固有の補正(露光・エッチング)など、装置レベルでのデータ収集・制御に関わる技術の開発を担う。APCの基盤・プラットフォーム、R2R制御のフレームワーク、異常検知・分析ツールなどのAPCを利用する制御システムの根幹となる技術の提供、製造実行システム(MES)と連携したデータ統合などを行う。現在では、製造装置とAPCソフトを一体化させて開発・提供している例が増えてきた。

そして、材料メーカーは、レジスト特性のバラつき、材料反応の安定性など製造条件のブレ・ズレ・ムラが生じる根本的要因に関与している。製造ライン内で制御すべき装置やデータを収集する設備などを作っているわけではないため、APCそのものは作らないが、材料特性データの提供やプロセス最適化への共同開発で関与することになる。

今後もさらに進化するAPC、完全自律型スマートファブの実現へ

最先端チップを製造するラインにおけるAPCは、処理対象や製造装置などの状態に合った最適な製造条件を予測・判断・調整する半導体工場の“現場監督”と呼べる役割を担っている。チップの微細化、複雑化が進むほど、その重要性は増す一方である。

現代の半導体工場は、ロボットや自動化システムなどによって、多くの作業が自動化・自律化され、人間が介在する作業がどんどん減ってきている。そもそも、極めて高いクリーン度と、極限までの製造効率の追求が求められる半導体工場の中では、汚染源であり予測不能なヒューマンエラーを起こす人間は、できれば入れたくない存在である。製造条件の管理・制御は、人間が現場で関与すべき数少ない作業のひとつだった。APCは、これからも進化し、管理・制御の対象が拡大し、その制度も高まっていくことだろう。これによって未来の半導体工場は、クリーンルーム内での人間の関与を最小化した、完全自律型スマートファブ(無人工場)へと進化する可能性がある。

Writer

伊藤 元昭(いとう もとあき)

株式会社エンライト 代表

富士通の技術者として3年間の半導体開発、日経マイクロデバイスや日経エレクトロニクス、日経BP半導体リサーチなどの記者・デスク・編集長として12年間のジャーナリスト活動、日経BP社と三菱商事の合弁シンクタンクであるテクノアソシエーツのコンサルタントとして6年間のメーカー事業支援活動、日経BP社 技術情報グループの広告部門の広告プロデューサとして4年間のマーケティング支援活動を経験。

2014年に独立して株式会社エンライトを設立した。同社では、技術の価値を、狙った相手に、的確に伝えるための方法を考え、実践する技術マーケティングに特化した支援サービスを、技術系企業を中心に提供している。

URL: http://www.enlight-inc.co.jp/

あわせて読みたい

Science Report

新着記事

よく読まれている記事

Loading...
Loading...