No.008 特集:次世代マテリアル
連載04 半導体テクノロジーの今
Series Report

ムーアの法則はまだまだ終焉しない

この50年間、回路線幅を主に微細化することで集積度を上げてきた。微細化が困難になるたびに、「ムーアの法則は破たんした」、「ムーアの法則は終焉した」と何度も言われながらも、この法則はいまだ健在である。微細化・集積化の困難さは増す一方だが、インテルは率先して新材料・新構造を大胆に導入して乗り越えてきた。いずれ、基板のチャネル領域に、従来のシリコンに替わってゲルマニウム(Ge)やガリウム・インジウム・ヒ素(GaInAs)のような2種類以上の元素を組み合わせた化合物半導体(III-V族半導体)が採用されることが想定され、伝統的なMOSトランジスタの構成材料や構造は、今後一変することになるだろう。

今年2月にサンフランシスコで開催された半導体集積回路に関する最高峰の国際会議International Solid-State Circuits Conference (ISSCC)2015で、インテルでプロセス開発を主導しているシニアフェローのマーク・ボーア氏は、「14nmプロセスでは、密度を大幅に高められたため、トランジスタ当たりのコストが下がった(図2)。こうした傾向は、次の10nmや7nmの世代までは確実に続き、ムーアの法則は今後も継続できる」と述べた。同じ会議で、韓国サムスン電子のキナム・キム社長も「5nmまでは根本的な技術的困難なく微細化を進められる」と述べた。インテルやサムスンとも研究協業を進め、微細化で世界をリードするベルギーのコンソーシアムIMECも、今後、材料やデバイス構造を交互に更新することにより5nmまで微細化を進める目処が立っている(図3)」(プロセス開発担当SVP のアン・スティーガン氏)としている。

トランジスタ当たりの製造コストの変遷の図
[図2] トランジスタ当たりの製造コストの変遷(出所:Intel)
新たな材料や構造を導入して微細化を進めるロードマップの図
[図3] 新たな材料や構造を導入して微細化を進めるロードマップ(出所:imec)

たしかに、"Atoms cannot scale"(原子は縮小できない)と言われるように、いずれ物理的限界は来るだろう。でも、そんな先のことは現段階では誰にもわからない。もっとも、物理的限界の前に経済的な(コスト上の)限界が先に来る可能性が高いだろう。

ムーアの法則は,もともと微細化に関する法則ではなく集積化に関する法則であるから、平面的な微細化が無理になったら、縦方向に3次元的に積み上げてチップ間をSi貫通ビア(TSV;Through Silicon Via)*2で串刺しにすれば、ムーアの法則は終焉せず、更に延命するだろう。このため、3次元化、とりわけTSVプロセスのコストダウンは必須である。 3次元実装は, ロジックよりもメモリの方が先に実用化段階に入っているので、次にその動向を見てみよう。

Copyright©2011- Tokyo Electron Limited, All Rights Reserved.