プロセスエンジニア必見！≪学生は参加無料≫ SPIE Advanced Lithography + Patterning 2022

半導体の微細化による技術革新の鍵を握る、代表的な国際学会のひとつ、SPIE Advanced Lithography and Patterningが4月24日-28日に開催され、東京エレクトロン（TEL）は、共著案件を含む14件の論文発表をおこないます。

インテルの創業者の一人、ゴードン・ムーア氏が「ムーアの法則」を提唱してから、半導体デバイスは微細化によって性能向上とコストダウンが図られてきました。1971年に登場した半導体マイクロプロセッサは、10ミクロン世代の技術であり、1チップ上に約2,300個のトランジスタが搭載されていました。現在の最新の半導体デバイスは 10 nm 世代に迫っており、1チップ上に10億を超えるトランジスタが搭載されるようになりました。また回路線幅は、10 nmを下回り、実にシリコン原子数十個分の大きさとなっています。半導体製造技術には、物質の最小単位である原子レベルの制御が求められています。

この「ムーアの法則」を2nmの技術世代より先に進めるための鍵となる技術の1つが、高NA EUVリソグラフィ技術です。2021年6月に発表した「東京エレクトロン、imec-ASML 共同高NA EUVラボとの連携のお知らせ」の通り、TELは連続した複数工程向け装置をラインアップに有する強みを生かし、リソグラフィー工程向けの塗布現像に加え、エッチング工程を含む包括したパターニングソリューションを、グローバルでの協業を通して実現していきます。

SPIE Advanced Lithography and Patterningでは、高NA EUVリソグラフィに関する発表に加え、パターニングおよびエッチプロセスの開発、新しいレジストおよび下地材料のスクリーニング、計測技術の向上、フォトマスク技術に関する最新動向の発表もおこなわれます。

学生は無料で参加可能です。ぜひこの機会にエキスパートとともに学び、半導体業界を探求し、注目すべき専門家とのネットワークを築きましょう！